Een field-programmable gate array (FPGA) is een geïntegreerde schakeling die bestaat uit een programmeerbare structuur. De configuratie van een FPGA voor een bepaalde applicatie wordt gegenereerd door geautomatiseerde software. Deze software vertaalt de beschrijving van een digitaal ontwerp in een voor mensen leesbare beschrijvende taal naar een implementatie voor de beoogde FPGA. In dit werk focussen we ons op het laatste deelprobleem waarbij het digitaal circuit effectief op de FPGA geïmplementeerd wordt. We stellen een nieuw publiek beschikbaar framework voor die bestaande algoritmes verbetert door gebruik te maken van hiërarchische technieken. Dit resulteert in grote winsten voor zowel de simulatietijd als de configuratiekwaliteit waardoor de bruikbaarheid en prestaties van FPGA's verbetert. De belangrijkste bijdragen zijn een hybride clusteringstechniek die de bestaande algoritmes combineert met een hiërarchische partitionering, een plaatser die een grote orde sneller is door gebruik te maken van analytische technieken en een efficiëntere connectie-gebasseerde routeringstechniek.