Het voortdurend schalen van de halfgeleidertechnologie heeft de integratie van een groot aantal Intellectual Property (IP) kernen in één enkele chip technisch haalbaar gemaakt. Dit heeft geleid tot een fundamentele paradigmaverschuiving in het ontwerp van interconnecties van conventionele ad-hoc ontwerpen naar modulaire netwerk-centrische benaderingen die parallellisme inzetten om de prestatiedoelstellingen te realiseren. Als gevolg hiervan hebben Networks-on-Chip (NoCs) zich opgeworpen als veelbelovende communicatie-aanpak om de communicatie-uitdagingen in grootschalige Multi-Processor Systems-on-Chip aan te pakken. De algemene prestatie van een NoC wordt sterk beïnvloed door de selectie van de netwerk-topologie, routing-strategie en het flow-control-mechanisme. De routingmethode is bijzonder belangrijk omdat het alle netwerkmetriek beïnvloedt, zoals communicatie-latentie, doorvoersnelheid, stroomverbruik, siliciumoppervlak, kwaliteit van dienstverlening, en betrouwbaarheid. Dit proefschrift behandelt het ontwerp van efficiënte routebenaderingen voor NoC-gebaseerde MPSoC-architecturen. De focus van dit proefschrift ligt op de ontwikkeling van lichtgewicht routeringstechnieken voor hoogprestatieve NoC’s.