Omdat de Wet van Moore het aantal transistoren in geïntegreerde circuits (IC) blijft opdrijven door het naar beneden schalen van de transistordimensies, worden steeds complexere digitale circuits gerealiseerd. De voortdurende technologische evolutie leidt tot steeds complexere architecturen. Het verifiëren en valideren van deze ontwerpen is een steeds moeilijkere taak geworden. Bovendien bevatten meerdere ontwerpen veiligheids-kritische eigenschappen en moeten ze voldoen aan specifieke veiligheidsstandaarden. Dit maakt van IC-betrouwbaarheid een fundamenteel aandachtspunt in het ontwerpproces. Er bestaan verschillende hardware-verificatietechnieken, zoals formele verificatie, simulatie, foutinjectie, debugging, fouten vermijden, online test, enz. Ze worden gebruikt naargelang de vereisten van elk ontwerp en in verschillende stadia van de ontwerpcyclus. Er is een afweging tussen snelheid, ontwerpscomplexiteit en vereiste foutdekkingsgraad. In dit doctoraatswerk stel ik innovatieve technieken en tools voor om geïntegreerde betrouwbaarheid en verificatie aan te bieden in programmeerbare digitale elektronische chips (FPGA’s). Verder onderzoek ik methoden die de betrouwbaarheid en de interne observeerbaarheid van zowel commerciële als academische FPGA’s verhogen tijdens het debuggen. De doel-FPGA’s kunnen één of twee FPGA-lagen aan.