Terwijl de integratie en miniaturisering van ICs aanzienlijk verbeterd zijn, hebben de variaties van geometrische en elektrische parameters een niet-verwaarloosbare invloed op de performantie van ICs, zeker in sub-100 nm technologie. In dit scenario varieert het gedrag van gefabriceerde ICs van chip tot chip. Nieuwe en efficiënte stochastische methodes voor macromodelering worden voorgesteld in deze thesis om de variatie in de performantie van elektronische circuits in het tijdsdomein te kwantificeren. Om de toenemende vraag van snelle transmissie en het verwerken van grote datavolumes tegemoet te komen, zijn fotonische chips gebaseerd op silicium (ook silicon photonics genoemd) een van de belangrijkste technologieën in de volgende generatie communicatiesystemen en data interconnects. De tweede uitdaging die in deze thesis wordt besproken is het macromodeleren van lineaire en passieve silicium fotonica-chips in het tijdsdomein. Het grote contrast in brekingsindex van silicium-op-isolator (SOI) platformen voor silicon photonics laten een hogere confinement van licht toe alsook een hogere integratiedensiteit, maar maken het device gevoeliger aan procesvariaties, wat een nog grotere invloed heeft dan in het elektronische geval. Om de degradatie in performantie door productie variaties te kwantificeren, stelt deze thesis een accurate en efficiënte variabiliteitsanalyse in het tijdsdomein voor lineaire fotonische circuits voor.