Gordon Moore voorspelde in 1965 dat de transistordichtheid in processors elke twee jaar zou verdubbelen, wat zou resulteren in betere prestaties en vermogen bij een kleiner oppervlak en lagere kosten. De wet van Moore botst echter tegen een muur die gevormd wordt door de wetten van de fysica. Tegelijkertijd worden de prestaties van HPC SoC's beperkt door de groeiende kloof tussen de CPU en de latentie van het geheugen, door vermogenbeperkingen, en vooral door het energiebudget en de aanvaardbare kosten. In dit proefschrift hebben we de beperkingen gepresenteerd waarmee SRAM-cellen onder de 14 nm node te kampen hebben. We stellen STT-MRAM voor als alternatief om de ontwerpcomplexiteit te vereenvoudigen en de ruimte-inname van geheugencellen te reduceren om te voldoen aan de groeiende geheugenvereisten van HPC SoC's. We hebben ook STT-MRAM-cross-point gepresenteerd als een alternatief voor eDRAM-technologie om de ruimte-inname van caches verder te reduceren.